ニュース

Jan 06, 2024

エンジニアがコンピューターチップ上に原子レベルで薄いトランジスタを「成長」させる

Elettronica e sensori INSIDER Applicazioni emergenti di intelligenza artificiale come i chatbot

エレクトロニクスとセンサー INSIDER

人間の自然言語を生成するチャットボットなどの新たな AI アプリケーションには、より高密度で強力なコンピューター チップが必要です。 しかし、半導体チップは伝統的に箱状の 3D 構造であるバルク材料で作られているため、複数のトランジスタ層を積層してより高密度の集積を実現することは非常に困難です。

しかし、それぞれの厚さがわずか原子 3 個ほどの極薄 2D 材料で作られた半導体トランジスタを積み重ねて、より強力なチップを作成することができます。 この目的を達成するために、MITの研究者らは、完全に製造されたシリコンチップ上に2D遷移金属ダイカルコゲナイド（TMD）材料の層を効果的かつ効率的に「成長」させ、より高密度な集積を可能にする新しい技術を実証した。

シリコン CMOS ウェハ上に 2D 材料を直接成長させることは、通常、このプロセスには約 600 °C の温度が必要ですが、シリコン トランジスタや回路は 400 °C 以上に加熱されると故障する可能性があるため、大きな課題となっています。 研究者らは今回、チップにダメージを与えない低温成長プロセスを開発した。 この技術により、2D 半導体トランジスタを標準のシリコン回路上に直接集積することができます。

これまで、研究者は他の場所で 2D 材料を成長させ、それをチップまたはウェーハ上に転写していました。 これにより、最終的なデバイスや回路の性能を妨げる不完全性が生じることがよくあります。 また、ウェーハスケールでは材料をスムーズに転写することが非常に困難になります。 対照的に、この新しいプロセスでは、8 インチのウェーハ全体に滑らかで均一性の高い層が成長します。

新しい技術により、これらの材料の成長にかかる時間を大幅に短縮することもできます。 以前のアプローチでは 2D 材料の単一層を成長させるのに 1 日以上必要でしたが、新しいアプローチでは 8 インチ ウェーハ全体に 1 時間以内に TMD 材料の均一な層を成長させることができます。

この新技術により、その高速性と均一性の高さにより、研究者らはこれまでに実証されているよりもはるかに大きな表面に 2D 材料層を統合することに成功しました。 このため、彼らの方法は、8 インチ以上のウェーハが重要となる商業用途での使用に非常に適しています。

「2D マテリアルの使用は、集積回路の密度を高める強力な方法です。私たちがやっていることは、高層ビルを建設するようなものです。従来のように 1 フロアしかない場合、多くの人が収容できません。しかし、 「フロアが増えれば、建物はより多くの人々を収容できるようになります。私たちが取り組んでいる異種統合のおかげで、1階にはシリコンがあり、その上に2D素材の多くのフロアを直接統合することができます」と電気担当者のJiadi Zhu氏は語った。工学およびコンピュータ サイエンスの大学院生であり、この新しい技術に関する論文の共同主著者です。

ソース