ブログ

Nov 13, 2023

MIPS が RISC にシーメンス FPGA を活用

Nell'ambito di questa partnership, MIPS utilizzerà la piattaforma Siemens Veloce proFPGA

この提携のもと、MIPS は Siemens Veloce proFPGA プラットフォームを使用して、eVocore P8700 などの MIPS コアをデモしています。 このコアは、コヒーレントなマルチスレッド、マルチコア、マルチクラスターの拡張性を備えた初のアウトオブオーダー (OoO) プロセッサーであり、すでに自動運転や先進運転支援システム (ADAS) などのアプリケーションに採用されています。

proFPGA プラットフォーム上で RISC-V CPU を実行すると、開発者はシリコンをシリコン化する前にエンド システムを検証できます。 お客様は、カスタム ロジックとアクセラレータを追加し、システムオンチップ (SoC) の機能が最適化されているかどうかを検証できます。 さらに、シーメンスの Veloce proFPGA プラットフォームにより、顧客のソフトウェア チームはプラットフォームのプロトタイピング ハードウェア システム、ソフトウェア ツール、デバッグ トレース フックに完全にアクセスできるようになり、早期のソフトウェア開発とハードウェアとソフトウェアの共同設計が可能になります。

MIPS の CEO、Desi Banatao 氏は次のように述べています。「将来の設計のために RISC-V に移行する SoC 設計者が増えており、当社の eVocore プロセッサへの関心が高まっています。その理由は、eVocore プロセッサが提供する比類のないレベルの拡張性のためです。」と述べています。 「シーメンスと協力して、顧客が当社のクラス最高の eVocore P8700 のすべての機能とツールと、シーメンスの Veloce proFPGA プラットフォームが提供するスケーラブルな容量と柔軟性の恩恵を享受できることを嬉しく思います。」

開発者は、P8700 を使用するシステムに独自のアクセラレータを追加することもでき、同時に最大 64 個のクラスタ、クラスタあたり 8 コア、コアあたり 2 スレッドの一貫性を維持できます。

デスクトップ FPGA プロトタイプは、オンボード テストベンチや、イーサネット ジェネレーターや PCI Express バスなどの外部ハードウェアへの回路内接続を備え、さまざまなタイプのワークロードで使用できます。 これにより、MIPS は、シングル コア、シングル スレッド CPU から始まり、マルチコア、マルチ クラスター構成までの複数の構成をサポートできるようになります。

「SoC 設計の複雑さが増すにつれ、より充実したプロトタイピング ツールが必要になります」と、シーメンス デジタル インダストリーズ ソフトウェアのバイスプレジデント兼ハードウェア支援検証担当ゼネラル マネージャーのジャンマリー ブリュネ氏は述べています。 「IPからサブシステム、SoCに至るまで、ユースケースに合わせてカスタマイズされた強力でスケーラブルなプロトタイピングソリューションを提供することで、MIPSの顧客と開発者が加速するイノベーションのペースに追いつくことができることをうれしく思います。」

www.mips.com; www.siemens.com